Mühendislik ve Doğa Bilimleri Fakültesi · Elektrik-Elektronik Mühendisliği (%30 İngilizce) · Lisans
Dersin Amacı
Mantık Tasarımı Laboratuvarı dersinin amacı, öğrencilere sayısal devrelerle ilgili uygulamalı deneyim kazandırmak, kombinezonsal ve ardışık mantık sistemlerini tasarlama, uygulama ve test etme becerisi sağlamaktır.
Ders İçeriği
Sayı Sistemleri-Kodlar, Boole Cebri ve Lojik Kapılar, Mantıksal Fonksiyonlar ve Sadeleştirme Teknikleri, Kombinasyonel Lojik Devreler, Aritmetik İşlemler-Devreleri, Çok Fonksiyonlu Devreler, Kod Dönüştürücüler-Kodlayıcırlar, MUX ve DEMUX Devreleri, Flip-Flop’lar-Data Kaydediciler, Senkron Sayıcı Devreleri, Asenkron Sayıcı Devreleri, Özel Sayıcı Devreleri, Sayıcı Devreleri-Uygulamaları, Kaydırıcı Kaydediciler.
Zorunlu Kaynaklar
Doç. Dr. Mohammed VADİ'nin Notları
Önerilen Kaynaklar
Anil K. Maini, Digital Electronics - Principles, Devices and Applications, John Wiley & Sons, 2007.
Açıklamalar
Haftalık kısa sınavlar, raporlar, iki dönem içi sınav ve kapsamlı dönem sonu sınavı olacaktır.
1. Kısa sınavlar haftanın son dersinin son 20 dakikası olacaktır ve içeriği bir önceki haftanın konuları olacaktır. Hiç bir şekilde kısa sınavlar için telafi verilmeyecektir; ancak, en düşük iki kısa sınav notunuz genel değerlendirmenize alınmayacaktır.
2. Sınav tarihleri tabloda ilan edildiği gibidir. Sınavların konuları makul bir süre öncesinde ilan edilecektir. İZÜ yönetmeliklerine göre kabul edilen mazeretler çerçevesinde girilmeyen sınavlar için telafi sınavı verilecektir.
3. Final sınavı bütün dönem boyu işlenmiş olan konuları kapsar. Final sınav günü, saati ve yeri Dr. Öğr. Üyesi Mohammed VADİ tarafından ilan edilecektir.
Kurallar
- Devam: Yönetmeliğe göre bir öğrenci toplam ders saatinin % 15’na devam etmemesi halinde dersten devamsızlık alır (DZ) ve başarısız olur.
- Geç Gelme: Sınıfa sadece gelmeniz değil vakitlice saatinde ders katılmanız beklenmektedir. Unutmayın ki 3 derse geç gelme 1 tam devamsızlık olarak sayılacaktır. Derse geç gelme şöyle tanımlanmaktır: Ders hocasının sınıf yoklamasını alması ve dersin ilk 10 dakikasından sonra derse katılmak
- Yardım Almak: Ders esnasında ya da görüşme saatlerinde dersle ilgili sorularınızı sorup konuyu vaktinde öğrenmeniz eğitiminiz için önemlidir. Öğrencilerimizin, gerektiği hallerde, yardım almalarını tavsiye ediyoruz.
- Akademik dürüstlük: Dersin notuna konu olacak çalışmalarda tamamen kendi gayret ve eseriniz olması beklenmektedir. İntihal, kopyalama gibi gayri ahlaki durumlarda İZÜ’nun ilgili yönetmeliği gereği disiplin soruşturması açılıp gerekli cezai müeyyidelere tabii olursunuz
- Bu izlencede belirtilen değerlendirmeler sabit olup, not yükseltme amaçlı herhangi bir ekstra telafi ölçme yapılmayacaktır.
- Devam: Yönetmeliğe göre bir öğrenci toplam ders saatinin % 15’na devam etmemesi halinde dersten devamsızlık alır (DZ) ve başarısız olur.
- Geç Gelme: Sınıfa sadece gelmeniz değil vakitlice saatinde ders katılmanız beklenmektedir. Unutmayın ki 3 derse geç gelme 1 tam devamsızlık olarak sayılacaktır. Derse geç gelme şöyle tanımlanmaktır: Ders hocasının sınıf yoklamasını alması ve dersin ilk 10 dakikasından sonra derse katılmak
- Yardım Almak: Ders esnasında ya da görüşme saatlerinde dersle ilgili sorularınızı sorup konuyu vaktinde öğrenmeniz eğitiminiz için önemlidir. Öğrencilerimizin, gerektiği hallerde, yardım almalarını tavsiye ediyoruz.
- Akademik dürüstlük: Dersin notuna konu olacak çalışmalarda tamamen kendi gayret ve eseriniz olması beklenmektedir. İntihal, kopyalama gibi gayri ahlaki durumlarda İZÜ’nun ilgili yönetmeliği gereği disiplin soruşturması açılıp gerekli cezai müeyyidelere tabii olursunuz
- Bu izlencede belirtilen değerlendirmeler sabit olup, not yükseltme amaçlı herhangi bir ekstra telafi ölçme yapılmayacaktır.
Dersin Öğrenme Çıktıları
- Kombinasyonel devrelerin analizi ve tasarımı için resmi prosedürleri ana hatlarıyla belirtir.
- Senkronize sıralı devrelerin analizi ve tasarımı için prosedürlerin ana hatlarını çizer.
- Harita yöntemi ayrıca AND OR, NAND veya NOR kapıları ile oluşturulan dijital devreleri basitleştirmek için de kullanılır.
- Boole ifadelerini basitleştirmek için harita yöntemini kapsar.
- Sayısal sistemlerde bilgiyi temsil etmeye uygun çeşitli ikili sistemleri sunar.
- Boole cebirinin temel varsayımlarını tanıtır ve Boole ifadeleri ile bunlara karşılık gelen mantık diyagramları arasındaki ilişkiyi gösterir.
- Yazmaçlar, kaydırma yazmaçları ve sayaçlar gibi çeşitli sıralı devre bileşenleriyle ilgilenir.
Temel Alan Dağılımı
Öğretim Yöntem ve Teknikleri
Ölçme ve Değerlendirme
AKTS / İş Yükü
| Etkinlik | Sayı | Süre (saat) | Toplam İş Yükü |
|---|---|---|---|
| Ders Süresi (Sınav Haftası Dahil) | 16 | 2 | 32 |
| Sınıf Dışı Ders Çalışma Süresi | 16 | 1 | 16 |
| Ara Sınav | 0 | 0 | 0 |
| Kısa Sınav | 0 | 0 | 0 |
| Ödev | 10 | 2 | 20 |
| Uygulama | 0 | 0 | 0 |
| Final | 0 | 0 | 0 |
Ders Akışı
| Hafta | Konu | Ön Hazırlık |
|---|---|---|
| 1 | Laboratuvara Hazırlık ve gruplar oluşumu | The Breadboard |
| 2 | TTL IC'leri kullanarak Mantık Kapıları / Evrensel Kapıların doğruluk tablolarının doğrulanması | TTL Kapıları |
| 3 | Kod Dönüştürücülerin Tasarımı (İkiliden Gri ve Griya İkili Dönüşüm) | İkiliden Gri ve Griya İkili Dönüşüm |
| 4 | Mantık kapıları / evrensel geçitler kullanarak Yarım / Tam Toplayıcı ve Subtraktörün tasarımı ve uygulanması | Yarım / Tam Toplayıcı Yarım / Tam Subtraktörü |
| 5 | Çoklayıcı / De Çoklayıcılar, Enkoderler ve Dekoderlerin Tasarımı | Çoklayıcı / De Çoklayıcılar, Enkoderler ve Dekoderlerin |
| 6 | Bir bit, iki bit Büyüklük Karşılaştırıcılarının tasarımı ve uygulanması | Bir bit, iki bit Büyüklük Karşılaştırıcı |
| 7 | RS, JK, T ve D Flip-Flop'ların Gerçek Tablolarının Uygulanması ve Doğrulanması | RS, JK, T ve D Flip-Flop |
| 8 | Ara Sınav (Lab. Sınavı Yok) | Ara Sınavlar Haftası |
| 9 | Tasarım ve uygulama Kaydırma Kayıtları | Kaydırma Kayıtları |
| 10 | Dizi Jeneratörünün tasarımı ve uygulanması | Dizi Jeneratörünün |
| 11 | Asenkron Sayıcıların Tasarımı ve Uygulaması | Asenkron Sayıcıları |
| 12 | Senkron Sayıcıların Tasarımı ve Uygulaması | Senkron Sayıcıları |
| 13 | Halka Sayaç ve Johnson Sayaçlarının tasarımı ve uygulanması | Halka Sayaç ve Johnson Sayaçları |
| 14 | Telafi Laboratuvarı | Telafi Laboratuvarı |
| 15 | Lab. Final Sınavı | Lab. Final Sınavı |
| 16 | İZÜ Final Sınavları | İZÜ Final Sınavları |


