Ana içeriğe atla

EEM 223 - Mantıksal Devre Tasarımı Laboratuvarı

Mühendislik ve Doğa Bilimleri Fakültesi · Elektrik-Elektronik Mühendisliği (%30 İngilizce) · Lisans

AKTS: 2 T+U+L: 0+0+2 Zorunlu
Koordinatör: Doç. Dr. Mohammed VADİ
Öğretim Üyeleri: Doç. Dr. Mohammed VADİ

Dersin Amacı

Mantık Tasarımı Laboratuvarı dersinin amacı, öğrencilere sayısal devrelerle ilgili uygulamalı deneyim kazandırmak, kombinezonsal ve ardışık mantık sistemlerini tasarlama, uygulama ve test etme becerisi sağlamaktır.

Ders İçeriği

Sayı Sistemleri-Kodlar, Boole Cebri ve Lojik Kapılar, Mantıksal Fonksiyonlar ve Sadeleştirme Teknikleri, Kombinasyonel Lojik Devreler, Aritmetik İşlemler-Devreleri, Çok Fonksiyonlu Devreler, Kod Dönüştürücüler-Kodlayıcırlar, MUX ve DEMUX Devreleri, Flip-Flop’lar-Data Kaydediciler, Senkron Sayıcı Devreleri, Asenkron Sayıcı Devreleri, Özel Sayıcı Devreleri, Sayıcı Devreleri-Uygulamaları, Kaydırıcı Kaydediciler.

Zorunlu Kaynaklar

Doç. Dr. Mohammed VADİ'nin Notları

Önerilen Kaynaklar

Anil K. Maini, Digital Electronics - Principles, Devices and Applications, John Wiley & Sons, 2007.

Açıklamalar

Haftalık kısa sınavlar, raporlar, iki dönem içi sınav ve kapsamlı dönem sonu sınavı olacaktır.

1.     Kısa sınavlar haftanın son dersinin son 20 dakikası olacaktır ve içeriği bir önceki haftanın konuları olacaktır. Hiç bir şekilde kısa sınavlar için telafi verilmeyecektir; ancak, en düşük iki kısa sınav notunuz genel değerlendirmenize alınmayacaktır.

2.     Sınav tarihleri tabloda ilan edildiği gibidir. Sınavların konuları makul bir süre öncesinde ilan edilecektir. İZÜ yönetmeliklerine göre kabul edilen mazeretler çerçevesinde girilmeyen sınavlar için telafi sınavı verilecektir.

3.     Final sınavı bütün dönem boyu işlenmiş olan konuları kapsar. Final sınav günü, saati ve yeri Dr. Öğr. Üyesi Mohammed VADİ tarafından ilan edilecektir.

Kurallar

  1. Devam: Yönetmeliğe göre bir öğrenci toplam ders saatinin % 15’na devam etmemesi halinde dersten devamsızlık alır (DZ) ve başarısız olur.
  2. Geç Gelme: Sınıfa sadece gelmeniz değil vakitlice saatinde ders katılmanız beklenmektedir. Unutmayın ki 3 derse geç gelme 1 tam devamsızlık olarak sayılacaktır. Derse geç gelme şöyle tanımlanmaktır: Ders hocasının sınıf yoklamasını alması ve dersin ilk 10 dakikasından sonra derse katılmak
  3. Yardım Almak: Ders esnasında ya da görüşme saatlerinde dersle ilgili sorularınızı sorup konuyu vaktinde öğrenmeniz eğitiminiz için önemlidir. Öğrencilerimizin, gerektiği hallerde, yardım almalarını tavsiye ediyoruz.
  4. Akademik dürüstlük: Dersin notuna konu olacak çalışmalarda tamamen kendi gayret ve eseriniz olması beklenmektedir.  İntihal, kopyalama gibi gayri ahlaki durumlarda İZÜ’nun ilgili yönetmeliği gereği disiplin soruşturması açılıp gerekli cezai müeyyidelere tabii olursunuz
  5. Bu izlencede belirtilen değerlendirmeler sabit olup, not yükseltme amaçlı herhangi bir ekstra telafi ölçme yapılmayacaktır.
  6. Devam: Yönetmeliğe göre bir öğrenci toplam ders saatinin % 15’na devam etmemesi halinde dersten devamsızlık alır (DZ) ve başarısız olur.
  7. Geç Gelme: Sınıfa sadece gelmeniz değil vakitlice saatinde ders katılmanız beklenmektedir. Unutmayın ki 3 derse geç gelme 1 tam devamsızlık olarak sayılacaktır. Derse geç gelme şöyle tanımlanmaktır: Ders hocasının sınıf yoklamasını alması ve dersin ilk 10 dakikasından sonra derse katılmak
  8. Yardım Almak: Ders esnasında ya da görüşme saatlerinde dersle ilgili sorularınızı sorup konuyu vaktinde öğrenmeniz eğitiminiz için önemlidir. Öğrencilerimizin, gerektiği hallerde, yardım almalarını tavsiye ediyoruz.
  9. Akademik dürüstlük: Dersin notuna konu olacak çalışmalarda tamamen kendi gayret ve eseriniz olması beklenmektedir.  İntihal, kopyalama gibi gayri ahlaki durumlarda İZÜ’nun ilgili yönetmeliği gereği disiplin soruşturması açılıp gerekli cezai müeyyidelere tabii olursunuz
  10. Bu izlencede belirtilen değerlendirmeler sabit olup, not yükseltme amaçlı herhangi bir ekstra telafi ölçme yapılmayacaktır.

Dersin Öğrenme Çıktıları

  1. Kombinasyonel devrelerin analizi ve tasarımı için resmi prosedürleri ana hatlarıyla belirtir.
  2. Senkronize sıralı devrelerin analizi ve tasarımı için prosedürlerin ana hatlarını çizer.
  3. Harita yöntemi ayrıca AND OR, NAND veya NOR kapıları ile oluşturulan dijital devreleri basitleştirmek için de kullanılır.
  4. Boole ifadelerini basitleştirmek için harita yöntemini kapsar.
  5. Sayısal sistemlerde bilgiyi temsil etmeye uygun çeşitli ikili sistemleri sunar.
  6. Boole cebirinin temel varsayımlarını tanıtır ve Boole ifadeleri ile bunlara karşılık gelen mantık diyagramları arasındaki ilişkiyi gösterir.
  7. Yazmaçlar, kaydırma yazmaçları ve sayaçlar gibi çeşitli sıralı devre bileşenleriyle ilgilenir.

Temel Alan Dağılımı

(46) Matematik ve İstatistik%30 (48) Bilgisayar%30 (52) Mühendislik%40

Öğretim Yöntem ve Teknikleri

Alıştırma ve UygulamaGösterimDeney / Laboratuvar / Atölye / Alan UygulamasıProblem ÇözmeProje Temelli Öğrenme (Saha çalışması dâhil)

Ölçme ve Değerlendirme

ÖdevPerformans Görevi (Uygulama / Laboratuvar / Atölye / Arazi Çalışması / Seminer / Sunum / Bitirme Çalışması / Tez)Proje / TasarımSınav (Yazılı Sınav / Test: Doğru-Yanlış Testi, Çoktan Seçmeli Testi, Kısa Cevaplı Test, Eşleştirmeli Test)

AKTS / İş Yükü

EtkinlikSayıSüre (saat)Toplam İş Yükü
Ders Süresi (Sınav Haftası Dahil)16232
Sınıf Dışı Ders Çalışma Süresi16116
Ara Sınav000
Kısa Sınav000
Ödev10220
Uygulama000
Final000

Ders Akışı

HaftaKonuÖn Hazırlık
1Laboratuvara Hazırlık ve gruplar oluşumuThe Breadboard
2TTL IC'leri kullanarak Mantık Kapıları / Evrensel Kapıların doğruluk tablolarının doğrulanmasıTTL Kapıları
3Kod Dönüştürücülerin Tasarımı (İkiliden Gri ve Griya İkili Dönüşüm)İkiliden Gri ve Griya İkili Dönüşüm
4Mantık kapıları / evrensel geçitler kullanarak Yarım / Tam Toplayıcı ve Subtraktörün tasarımı ve uygulanmasıYarım / Tam Toplayıcı Yarım / Tam Subtraktörü
5Çoklayıcı / De Çoklayıcılar, Enkoderler ve Dekoderlerin TasarımıÇoklayıcı / De Çoklayıcılar, Enkoderler ve Dekoderlerin
6Bir bit, iki bit Büyüklük Karşılaştırıcılarının tasarımı ve uygulanmasıBir bit, iki bit Büyüklük Karşılaştırıcı
7RS, JK, T ve D Flip-Flop'ların Gerçek Tablolarının Uygulanması ve DoğrulanmasıRS, JK, T ve D Flip-Flop
8Ara Sınav (Lab. Sınavı Yok)Ara Sınavlar Haftası
9Tasarım ve uygulama Kaydırma KayıtlarıKaydırma Kayıtları
10Dizi Jeneratörünün tasarımı ve uygulanmasıDizi Jeneratörünün
11Asenkron Sayıcıların Tasarımı ve UygulamasıAsenkron Sayıcıları
12Senkron Sayıcıların Tasarımı ve UygulamasıSenkron Sayıcıları
13Halka Sayaç ve Johnson Sayaçlarının tasarımı ve uygulanmasıHalka Sayaç ve Johnson Sayaçları
14Telafi LaboratuvarıTelafi Laboratuvarı
15Lab. Final SınavıLab. Final Sınavı
16İZÜ Final SınavlarıİZÜ Final Sınavları